第(1/3)頁

    英飛凌用體硅工藝制造出來的晶體管和晶體管邏輯器件在集成能力上是最好的，與砷化鎵和氮化鎵相比，這套工藝不需要額外的氧化層，也不需要不同的材料作為晶圓加工的一部分，這意味著生產(chǎn)成本可以控制在非常低的水平，而且也能實(shí)現(xiàn)電路板板上空間受限的設(shè)計(jì)，這是一種制造成本低、性能較高和具備不錯(cuò)低功耗性能的成熟技術(shù)。

    現(xiàn)階段來說中晶微掌握得最好的工藝技術(shù)是finfet工藝，在傳統(tǒng)的金屬氧化物半導(dǎo)體結(jié)構(gòu)晶體管和晶體管邏輯器件上的工藝還是欠缺些，這方面萬國商業(yè)機(jī)器公司和英特爾德州儀器這樣的傳統(tǒng)晶圓大廠在這方面有著大量的技術(shù)專利，形成了無比堅(jiān)固的專利壁壘。

    而且這些公司這么多年來不斷地在傳統(tǒng)的架構(gòu)上進(jìn)行改良，其中就包括利用高k電介質(zhì)減少漏電，再一個(gè)就是利用了應(yīng)變硅技術(shù)，還有利用金屬柵極應(yīng)對(duì)多元消耗的技術(shù)。

    英特爾這方面技術(shù)是做得最好的，現(xiàn)在已經(jīng)是開始將高k電介質(zhì)和金屬柵極技術(shù)引入了自己45納米工藝制程節(jié)點(diǎn)。

    譚云松帶領(lǐng)的技術(shù)團(tuán)隊(duì)在加入中晶微后主攻的方向是finfet和soi這兩種工藝，因?yàn)檫@兩種工藝都是新結(jié)構(gòu)，受國外的技術(shù)限制少，但也不意味著公司就沒有在傳統(tǒng)的金屬氧化物半導(dǎo)體結(jié)構(gòu)工藝上下功夫。

    不過國內(nèi)在這方面欠賬很多，這需要耗費(fèi)大量的精力，只能是通過招募這方面的技術(shù)人員過來培養(yǎng)技術(shù)團(tuán)隊(duì)。

    中晶微在finfet工藝的基礎(chǔ)上也是提出了soi結(jié)構(gòu)工藝，這兩種結(jié)構(gòu)的主要結(jié)構(gòu)都是薄體，因此柵極電容更接近整個(gè)通道，本體很薄，大約在10納米以下，所以沒有離柵極很遠(yuǎn)的泄漏路徑，柵極可有效控制泄漏。

    現(xiàn)在公司finfet結(jié)構(gòu)工藝可以在體硅或soi晶片上實(shí)現(xiàn)，提供了超過體硅金屬氧化物半導(dǎo)體結(jié)構(gòu)的許多優(yōu)點(diǎn)，給定晶體管占空比的更高的驅(qū)動(dòng)電流，更高的速度，更低的泄漏，更低的功耗，無隨機(jī)的摻雜劑波動(dòng)，因此晶體管的移動(dòng)性和尺寸更好，但是工藝成本上還是比金屬氧化物半導(dǎo)體結(jié)構(gòu)工藝的芯片成本要高。

    而絕緣體上硅，也就是soi結(jié)構(gòu)工藝和傳統(tǒng)金屬氧化物半導(dǎo)體結(jié)構(gòu)的主要區(qū)別在于：soi器件具有掩埋氧化層，其將基體與襯底隔離，也就是晶圓片的不同，soi晶圓片的硬度比體硅的要高很多，而且它非常難以控制整個(gè)晶圓上的錫硅膜，而且要要用到特別精密的專用設(shè)備將晶片減薄到100納米以下，可見起征點(diǎn)難度。

    相比較而言，finfet工藝缺點(diǎn)之一是其復(fù)雜的制造工藝，而soi工藝的絆腳石就是soi晶圓片的生產(chǎn)供應(yīng)，soi晶圓成本能占到占總工藝成本的10％左右。

    這兩種工藝用來生產(chǎn)利潤很高的芯片還是可以的，但是絕大多數(shù)的芯片成本就是要控制在一個(gè)很低的水平才有競爭力。
    第(1/3)頁